Продемонстрирована интеграция полупроводников III-V (например, GaAs и GaN) и КМОП кремний-на-изоляторе (КНИ) на подложке из кремния толщиной 200 мм. Донорская пластина SOI-CMOS временно приклеивается к кремниевой пластине с ручкой и утончается . Затем вторая подложка GaAs/Ge/Si приклеивается к пластине ручки, содержащей КНИ-КМОП. После этого Si с подложки GaAs/Ge/Si удаляют. Подложка GaN/Si затем приклеивается к пластине-ручке, содержащей SOI-GaAs/Ge. Наконец, пластина-ручка высвобождается для реализации гибридной структуры КНИ-GaAs/Ge/GaN/Si на подложке из кремния. С помощью этого метода функциональные возможности используемых материалов могут быть объединены на одной платформе Si.
Источник: IOPscience
Для получения дополнительной информации посетите наш веб-сайт: www.semiconductorwafers.net ,
отправьте нам электронное письмо по адресу sales@powerwaywafer.com или powerwaymaterial@gmail.com
Контактная информация
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
